Вебинар
Mentor PADS
Настройка системы электрических ограничений для проектов, с использованием высокоскоростных интерфейсов
Запросить запись вебинара
Проводит
30.10.2018
11:00
Online
Вебинар будет интересен
Галка
Инженерам-схемотехникам
Галка
Инженерам-разработчикам РЭА

Программа вебинара

На данном вебинаре мы рассмотрим настройку ограничений при работе с высокоскоростными интерфейсами     
(DDR-память, Gigabit Ethernet, MIL-STD-1553В и др.).

Будут разобраны следующие темы: 

  • Обзор DDR  (свернуть)
    • Определения DDR и SDRAM
    • Основные требования к проектам с использованием DDR
    • Нюансы задания ограничений для схем с DDR

  • Определение импеданса  (свернуть)
    • Использование редактора стэкапа (Stackup Editor) в менеджере ограничений для вычисления ширины и контроля импеданса одиночного проводника на заданном слое
    • Использование редактора стэкапа для расчета ширины и зазора между трассами для контроля импеданса в дифференциальной паре
    • Использование редактора стэкапа для расчета ширины и зазора между трассами для контроля импеданса в дифференциальной паре
  • Выравнивание трасс по длине и времени распространения сигнала (свернуть)

    • Различные методы для назначения ограничений по задержке
    • Создание и использование пар контактов
    • Использование констант и переменных
    • Настройка минимальных и максимальных правил задержки
    • Установка согласованных длин
    • Работа с иерархией при настройке согласованной длины
    • Знакомство с формулами задержки
    • Настройка формул
    • Использования констант и переменных в формулах
  • Типы и настройка кастомной топологии (свернуть)

    • Назначение типов контактов (источник, нагрузка, терминатор)
    • Изучение типов топологии
    • Создание пользовательской топологии
    • Создание пар контактов
  • Работа с дифференциальными сигналами (свернуть)

    • Демонстрация влияния ввода ограничений при редактировании дифф. пар
    • Расщепление дифф. пар
    • Использования диалогового окна Diff Pair в Editor Control
  • Наводки и правила параллельности (свернуть)

    • Обзор параллелизма и перекрестных помех
    • Создание правил параллелизма
    • Создание правил перекрестных помех
    • Назначение правил для Nets/Classes
    • Отображение ошибок правил параллельности
    • Отображение ошибок правил перекрёстных помех
    • Исправление ошибок параллельности
  • Шаблоны ограничений (свернуть)

    • Создание шаблона ограничения
    • Вкладка «шаблон ограничений»
    • Назначение шаблона группе сигналов
    • Экспорт шаблона в другую базу данных
    • Шаблоны ограничений для трассировки DDR3
    • Создание шаблона ограничений для трассировки DDR3
    • Пример трассировки сегмента DDR3
    • Изменение шаблона, для трассировки последующих сегментов
  • Инструмент Target Length и Manual Tuning (свернуть)

    • Использование диалогового окна Target Lengths для выравнивания согласованных групп сигналов, используя метод “Tune this cluster using tuning rules in Editor Control” и "Easy Tune"
    • Использование функции ручной настройки (manual tuning) для более точного выравнивания проводников
    • Дополнительные разделы, связанные с определением общей длины проводников

*Рассмотренные на данном вебинаре приемы и техники подходят как для PADS Professional, так и для Xpedition.

Запросить запись вебинара
Заполните форму и наш менеджер свяжется с вами в ближайшее время.
Подписываясь на новости, вы принимаете
«Заявление о конфиденциальности»
Поля, отмеченные звездочкой, обязательны для заполнения.
Обучение
Вебинары
18.09.2018
Интерактивная трассировка экономит время инженера-разработчика печатных плат до 10 раз! Топология печатной платы, трассировка которой обычно занимает около 90 дней, теперь можно сделать за 7 дней благодаря инструментам высокоскоростной и автоматической трассировки PADS.
23.08.2018
   Повышение эффективности и качества работы инженеров в современных САПР.